AI 智慧導讀
摘要由AI自動生成，旨在協助讀者快速掌握重點。
詳細內容請以原文為主，如有未盡之處敬請見諒。
晶片越做越小，藏在其中的導線卻面臨越來越大的挑戰！隨著全球半導體製程邁向埃米世代，晶片內部金屬導線的線寬與間距持續微縮，傳統純銅導線也開始面臨漏電流增加、介電層可靠度下降，以及經時介電崩潰等材料與可靠度問題。
這些看似發生在奈米、埃米尺度的微小變化，卻可能直接影響高效能運算與AI晶片的穩定運作。針對下世代微電子製程的材料瓶頸，龍華科技大學半導體工程系林宗新副教授提出「Cu(Os)銅鋨合金互連導線鍍層」技術，透過微量稀有金屬鋨調控銅合金材料特性，為先進製程導線可靠度問題提供新的研究方向。
晶片微縮帶來新挑戰 銅導線可靠度成關鍵
在微電子製程中，銅因具有良好導電特性，長期被廣泛應用於晶片互連結構。然而，當導線尺寸持續縮小，銅原子的擴散問題也更加受到重視。
一旦銅原子向周圍介電層擴散，可能造成漏電流增加，並影響元件的絕緣可靠度。隨著線寬與導線間距進一步縮小，材料層面的挑戰也可能更加明顯。
過去業界曾透過阻障層等方式抑制金屬原子擴散，但當製程持續微縮時，阻障層本身的厚度與製程整合也面臨新的限制。因此，如何從材料設計端提升導線穩定性，成為先進製程發展的重要課題。
龍華科大提出Cu(Os)銅鋨合金鍍層技術
面對導線微縮後的材料瓶頸，林宗新副教授從銅合金材料著手，提出「Cu(Os)銅鋨合金互連導線鍍層」技術。
這項研究利用微量稀有金屬鋨（Osmium, Os）調控銅合金材料特性，並透過共濺鍍製程開發新型Cu(Os)合金鍍層。研究結果顯示，該材料在微縮結構下，具有抑制銅原子擴散及改善介電層可靠度的潛力。
相較於單純依靠外加阻障層的做法，Cu(Os)合金鍍層從導線材料本身出發，探索在微量添加條件下提升結構穩定性的可能性，也為下世代微電子製程提供另一種材料端解方。
研究登上AIP Advances 單一作者完成論文
這項研究成果近期獲美國物理聯合會出版社旗下期刊《AIP Advances》刊登，論文以〈Practical relevance of Cu(Os) interconnects in microelectronics〉為題，收錄於2026年《AIP Advances》第16卷、095206期。
值得注意的是，本篇論文採單一作者形式發表，從研究構想、理論分析到關鍵實驗，皆由林宗新副教授主導完成，展現其長期投入半導體材料與微電子可靠度研究的成果。
瞄準AI與HPC晶片需求 材料可靠度更受重視
隨著AI、高效能運算與先進製程快速發展，半導體晶片持續朝更小尺寸、更高效能前進。當晶片內部導線越來越細，導線材料與介電層之間的可靠度問題，也將成為影響晶片穩定性的重要因素。
在這樣的背景下，Cu(Os)合金鍍層研究不只是單一材料技術的開發，也呼應先進晶片對長期穩定運作與可靠度提升的需求。
林宗新副教授表示，研究的價值不只在於發表論文，更希望能進一步與產業需求接軌。此次Cu(Os)合金鍍層研究，從材料設計、製程開發到可靠度分析，都是希望針對先進微電子製程所面臨的實際問題，提出材料端的解決方案。
未來推動技術驗證 尋求產學合作與技術移轉
林宗新副教授指出，未來將持續推動技術驗證，並尋求與半導體晶圓製造、先進封裝及材料相關產業進行產學合作與技術移轉。
透過後續驗證與產業連結，這項研究有機會進一步評估在先進製程與微電子應用中的實務可行性，讓實驗室中的材料創新逐步朝產業應用邁進。
葛自祥：技職教育應走向解決產業問題
龍華科大校長葛自祥表示，對龍華科技大學而言，這項研究不只是單一材料技術的開發，也體現技職教育從「學習知識」走向「解決產業問題」的實踐。
他指出，透過半導體材料、製程技術與元件可靠度等專業研究，學校能將學術研究與產業發展需求相互連結，持續培養具備實務思維與研發能力的半導體人才。
面對AI、高效能運算與先進製程快速發展，材料可靠度的重要性將更加受到重視。龍華科大也將持續投入半導體前瞻材料與製程技術研究，透過論文發表、專利布局及產學合作，讓創新研究逐步走向產業應用，為台灣半導體人才培育與技術創新注入更多能量。
